




第五章作业

6.1 CPU 结构如下图所示,其中有一个累加寄存器 AC、一个状态条件寄存器和其他 4 个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。要求:

- (1) 标明图中 a、b、c、d 这 4 个寄存器的名称。
- (2) 简述指令从主存取出到产生控制信号的数据通路。
- (3) 简述数据在运算器和主存之间进行存/取访问的数据通路。



(数据通路: 数据在功能部件之间传送的路径)

(1) a:数据寄存器 ,b:指令寄存器 ,c:地址寄存器 ,d:程序计数器

(2) $PC \rightarrow AR$ (同时控制器向控制总线发出读信号传到主存) $\rightarrow$ 主存储器M (取出相应地址的指令) $\rightarrow DR \rightarrow IR \rightarrow$ 微操作信号发生器 (同时 $PC + 1 \rightarrow PC$)

(3) 取数:

有效地址(IR地址段) $\rightarrow AR$ (同时控制器向控制总线发出读信号传到主存) $\rightarrow$ 主存储器M (取出操作数) $\rightarrow DR \rightarrow ALU \rightarrow AC$

存数:

AC或ALU结果 $\rightarrow DR \rightarrow$ 主存储器M

同时: 有效地址(IR地址段) $\rightarrow AR$ (同时控制器向控制总线发出读信号传到主存) $\rightarrow$ 主存储器M

6.12 设有主频为 16MHz 的微处理器,平均每条指令的执行时间为两个机器周期,每个机器周期由两个时钟脉冲组成。问:

- (1) 存储器为“0 等待”,求出机器速度。
- (2) 假如每两个机器周期中有一个是访存周期,需插入 1 个机器周期的等待时间,求机器速度。
- (“0 等待”表示存储器可在一个机器周期完成读/写操作,因此不需要插入等待时间)

(主频: CLK/时钟周期/节拍的频率; 机器速度: $MIPS = \frac{\text{时钟CLK频率}}{CPI \times 10^6} MIPS$ (每秒钟执行的百万指令个数), CPI: 每条指令的平均时钟周期数)

(1) $CPI = 2 \times 2 = 4$

机器速度 $MIPS = \frac{16MHz}{4 \times 10^6} = 4MIPS$

(2) 机器速度 $MIPS = \frac{16MHz}{5 \times 10^6} = 3.2MIPS$

6.13 从供选择的答案中选出正确答案,填入□中。

微机 A 和 B 是采用不同主频的 CPU 芯片,片内逻辑电路完全相同。若 A 机的 CPU 主频为 8MHz, B 机为 12MHz。则 A 机的 CPU 主振周期为 [A] μs 。如 A 机的平均指令执行速度为 0.4MIPS, 那么 A 机的平均指令周期为 [B] μs , B 机的平均指令执行行为 [C] MIPS。

供选择的答案如下。

A~C: ①0.125; ②0.25; ③0.5; ④0.6; ⑤1.25; ⑥1.6; ⑦2.5。

(主振周期: 1/主频; 逻辑电路相同: CPI相同)

①⑦④

表 6.1 控制信号一览表					
序号	控制信号	功 能	序号	控制信号	功 能
1	PC→AB	指令地址送地址总线	13	+	ALU 进行加法运算
2	ALU→PC	转移地址送 PC	14	-	ALU 进行减法运算
3	PC+1	程序计数器加 1	15	∧	ALU 进行逻辑乘运算
4	Imm(Disp) →ALU	立即数或位移量送 ALU	16	∨	ALU 进行逻辑加运算
5	DB→IR	取指到指令寄存器	17	ALU→GR	ALU 运算结果送通用寄存器
6	DB→DR	数据总线上的数据送数据寄存器	18	ALU→DR	ALU 运算结果送数据寄存器
7	DR→DB	数据寄存器中的数据送数据总线	19	ALU→AR	ALU 计算得到的有效地址送地址寄存器
8	rs1→GR	寄存器地址送通用寄存器	20	AR→AB	地址寄存器内容送地址总线
9	rs,rd→GR	寄存器地址送通用寄存器	21	ADS	地址总线上地址有效
10	(rs1)→ALU	寄存器内容送 ALU	22	M/ $\bar{I}\bar{O}$	访问存储器或 I/O
11	(rs)→ALU	寄存器内容送 ALU	23	W/ $\bar{R}$	写或读
12	DR→ALU	数据寄存器内容送 ALU			




图 6.6 CPU(运算控制器)逻辑框图

6.2 设某计算机运算控制器逻辑图如图 6.6 所示,控制信号意义如表 6.1 所示,指令格式和微指令格式如下:

指令格式

操作码	rs,rd	rs1	Imm 或 Disp
-----	-------	-----	------------

微指令格式

1	2	...	23	24	...	35
控制字段				下址字段		

其中 1~23 位代表的 1~23 号控制信号如表 6.1 所示。

试写出下述 3 条指令的微程序编码:

- (1) JMP(无条件转移到(rs1)+Disp)
- (2) Load(从(rs1)+Disp 指示的内存单元取数,送 rs 保存)
- (3) Store(把 rs 内容送到(rs1)+Disp 指示的内存单元)

提示:先列出各指令的执行步骤和每步所需的控制信号,最后再写出编码。

取指: $PC \rightarrow AB, ADS, W/\bar{R} = 0, M/\bar{I}\bar{O} = 1, DB \rightarrow IR, PC + 1$

所有微程序的第一条微指令(取指)编码为:

1010 1000 0000 0000 0000 110, 下址字段由指令操作码译码得出(微程序入口)

(1) JMP:

执行: $rs1 \rightarrow GR, (rs1) \rightarrow ALU, Imm(Disp) \rightarrow ALU, +, ALU \rightarrow PC$

第二条微指令编码为: 0101 0001 0100 1000 0000 0xx, 下址字段为取指入口

(2) Load:

计算间址: $rs1 \rightarrow GR, (rs1) \rightarrow ALU, Imm(Disp) \rightarrow ALU, +, ALU \rightarrow AR$

第二条微指令编码为: 0001 0001 0100 1000 0010 0xx, 下址字段为第三条微指令的地址

从主存取数: $AR \rightarrow AB, ADS, W/\bar{R} = 0, M/\bar{I}\bar{O} = 1, DB \rightarrow DR$

第三条微指令编码为: 0000 0100 0000 0000 0001 110, 下址字段为第四条微指令的地址

送rs保存: $rs, rd \rightarrow GR, DR \rightarrow ALU, ALU \rightarrow GR$

第四条微指令编码为: 0000 0000 1001 0000 1000 0xx, 下址字段为取指入口

(3) Store:

计算间址: $rs1 \rightarrow GR, (rs1) \rightarrow ALU, Imm(Disp) \rightarrow ALU, +, ALU \rightarrow AR$

第二条微指令编码为: 0001 0001 0100 1000 0010 0xx, 下址字段为第三条微指令的地址

从rs取数: $rs, rd \rightarrow GR, (rs) \rightarrow ALU, ALU \rightarrow DR$

第三条微指令编码为: 0000 0000 1010 0000 0100 0xx, 下址字段为第四条微指令的地址

往主存存数: $AR \rightarrow AB, DR \rightarrow DB, ADS, W/\bar{R} = 1, M/\bar{IO} = 1$

第四条微指令编码为: 0000 0010 0000 0000 0001 111, 下址字段为取指入口

6.5 某机有 8 条微指令 11~18, 每条微指令所包含的微命令控制信号如下表所示。

微指令	微命令信号									
	a	b	c	d	e	f	g	h	i	j
11	✓	✓	✓	✓	✓					
12	✓			✓		✓	✓			
13		✓						✓		
14			✓							
15			✓		✓		✓		✓	
16	✓							✓		✓
17			✓	✓				✓		
18	✓	✓						✓		

a~j 分别对应 10 种不同性质的微命令信号。假设一条微指令的控制字段为 8 位, 请安排微指令的控制字段格式。

由图, 微命令信号可分组为 $(a, i), (b, g, j), c, d, (e, f, h)$

各需要 2、2、1、1、2 位, 共 8 位

故控制字段可安排为: $F_1|F_2|F_3|F_4|F_5$ 五部分, 其中:

字段	信号及编码
F1	00: 无, 01: a, 10: i
F2	00: 无, 01: b, 10: g, 11: j
F3	0: 无, 1: c
F4	0: 无, 1: d
F5	00: 无, 01: e, 10: f, 11: h

6.6 已知某机采用微程序控制方式, 其控制存储器容量为 512×48 (位)。微指令字长为 48 位, 微程序可在整个控制存储器中实现转移, 可控制微程序转移的条件共 4 个 (直接控制), 微指令采用水平型格式, 如下图所示。请问微指令中的 3 个字段分别应为多少位?



一条微指令 48 位, 控制存储器容量为 512×48 位, 故最多可存储 512 条微指令, 下地址字段共可能有 $512 = 2^9$ 种可能, 故下地址字段应为 9 位

可控制微程序转移的条件共 4 个, 并且是直接控制 (每个状态占一位), 故判别测试字段共 4 位

微指令字段共 $48 - 4 - 9 = 35$ 位






图 6.8 微程序流程图举例

6.7 参照图 6.6、图 6.8 和表 6.1 画出下述 3 条指令的微程序流程图：

- (1) JMP Disp (相对寻址)
- (2) Load rs @ rs1 (间接寻址)
- (3) ADD rs rs1 (寄存器寻址)



6.8 假设某计算机采用4级流水线(取指、译码、执行、送结果),其中译码可同时完成从寄存器取数的操作,并假设存储器的读/写操作(允许同时取指和取数)可在一个机器周期内完成,问顺序执行题6.7的3条指令,总共需要多少周期?



如图,考虑到JMP转移和数据相关: ADD指令需要使用LOAD的结果,ADD需要等待一个机器周期,共10个周期
若JMP执行结果直接用于LOAD取指,即JMP送结果和LOAD取指安排在同一机器周期,则为9个周期

6.9 接上题,如果分别用硬布线和微程序两种方法实现,是否会影响所需的周期数?

不会,影响不大。但与具体设计有关。

6.14 从供选择的答案中选出正确答案,填入□中。

某机采用两级流水线组织,第一级为取指、译码,需要200ns完成操作;第二级为执行周期,大部分指令能在180ns内完成,但有两条指令要360ns才能完成,在程序运行时,这类指令所占比例为5%~10%。

根据上述情况,机器周期(即一级流水线时间)应选为□A。两条执行周期长的指令采用□B的方法解决。

供选择的答案如下。

A: ①180ns; ②190ns; ③200ns; ④360ns。

B: ①机器周期选为360ns; ②用两个机器周期完成。

③②

6.17 机器加电后第一条执行的指令地址是怎样形成的?

机器加电后，由CPU的脉冲源及启停电路产生复位信号reset，将程序计数器 PC 置为系统规定的初始地址，该地址即为第一条待执行指令的地址

6.18 某机的微指令格式中有 10 个独立的控制字段 $C_0 \sim C_9$ ，每个控制字段有 N_i 个互斥控制信号， N_i 的值如下：

字段	0	1	2	3	4	5	6	7	8	9
N_i	4	6	3	11	9	5	7	1	8	15

请回答：

(1) 这 10 个控制字段，采用编码表示法，需要多少控制位？

(2) 如果采用完全水平型编码方式，需要多少控制位？

(1) 每个字段，除了 N_i 个互斥控制信号，还需要一个状态表示不发出信号，故每个字段各需 $\lceil \log_2(N_i + 1) \rceil$ 个控制位

字段	0	1	2	3	4	5	6
N_i	4	6	3	11	9	5	7
控制位	3	3	2	4	4	3	3

共需要 $3 + 3 + 2 + 4 + 4 + 3 + 3 + 1 + 4 + 4 = 31$ 位

(2) 完全水平型编码要求每个微命令各占一位，故共需 $\sum N_i = 69$ 位